



12. PATENT SPECIFICATION

11. DE 199 22 129 C1

51. Int. Cl.7:
H 03 K 19/18

21. Case No.: 199 22 129.4-31
22. Application date: May 12, 1999
43. Date application published:
45. Date patent grant published: September 28, 2000

Opposition may be filed within 3 months after publication of the patent grant

71. Applicant:

Siemens AG, 80333 Munich, DE

72. Inventor:

Munz, Dieter, Dipl.-Ing. (FH), 91315 Höchstadt, DE;
Günther, Harald, Dipl.-Ing., 90537 Feucht, DE;
Staudt, Michael, Dipl.-Ing. (FH), 90469 Nürnberg, DE;


56. Prior art publications taken into consideration for the determination of patentability:

DE 197 18 420 A1
DE 20 02 693
US 54 42 303

54. Integrated circuit for generating a drive signal for an Isolated Gate Bipolar Transistor (IGBT)

57. The invention relates to a method and a device for the logical combination of signals. The signals to be combined with one another are fed on separate signal lines to a transmitter having a magneto-sensitive coupling element, where the signals are transmitted in electrical isolation and are detected by a magneto-sensitive detector of the respective coupling element. Connected with the magneto-sensitive detectors is an evaluation unit, at the output of which the desired resulting signals are made available in electrically isolated form.

AND



Description

This invention relates to a method and a device for the logical combination of signals.

Semiconductor elements that are manufactured in the form of integrated circuits are generally used to realize logical combinations of signals. The book entitled "Halbleiter-Schaltungstechnik" [Semiconductor Circuit Technology] by U. Tietze and Ch. Schenk, 9th Edition, published by Springer Verlag 1990, describes a number of such semiconductor components. For example, AND operations, OR operations, multiplexing, demultiplexing and other logic operations can be realized using semiconductor components.

DE-197 18 420 A1 describes integrated data transmission circuitry of the prior art with electrical isolation between the input and output circuit. This circuitry of the prior art has an integrated, magneto-sensitive coupling element, by means of which the binary input signals fed to the input circuit are transmitted to the output circuit and are made available at its output in binary form. By means of the magneto-sensitive coupling element, a magnetic field which is generated in the vicinity of a conductor loop and varies as a function of the input signal is detected and is forwarded in the form of the above mentioned binary signals. The magneto-sensitive coupling can be realized in the form of a Hall-effect generator, an anisotropic magnetic resistance (AMR) component, a giant magneto-sensitive (GMR) component or a tunneling magneto-sensitive (TMR) component.

On the basis of this prior art, the object of the invention is to provide a new method and a new device for the logic combination of signals.

The invention teaches that this object can be accomplished by a method having the features disclosed in Claim 1 and by a device having the features disclosed in Claim 4. Advantageous realizations and developments of the invention are disclosed in the subclaims.

The advantages of the invention include the fact that it can be realized easily and economically in applications in which an electrical isolation is achieved with the use of magneto-sensitive components that are already present. Applications of this type can

be found, in particular, in sensor technology in which signals acquired by means of a sensor element must be transmitted in an isolated manner to achieve a galvanic separation. Applications of this type also include those in which MRAMs are used for storage of the signal in a digital circuit. These memories are magnetic memories which retain their memory status so that no refresh process is necessary.

Additional advantageous characteristics of the invention are indicated in the following explanation of the exemplary embodiments illustrated in the accompanying figures, in which:

Figure 1 shows a first exemplary embodiment of the invention,

Figure 2 shows a second exemplary embodiment of the invention,

Figure 3 shows a third exemplary embodiment of the embodiment,

and

Figure 4 shows a fourth exemplary embodiment of the invention.

Figure 1 shows a first exemplary embodiment of the invention. In a first exemplary embodiment, the two input signals Sign. 1 and Sign. 2 fed to the illustrated circuit on separate signal lines are to be combined with each other for the performance of an AND logic operation and/or an OR logic operation.

For this purpose, the above mentioned input signals are fed to a transmitter Ü where they are each delivered to a conductor loop in the vicinity of respective magneto-sensitive detectors 1 or 4. These detectors are a component of a parallel circuit with two paths located between a power supply connection V_{SS} and the ground. In the first path there are magneto-sensitive detectors 1 and 2 in the form of a series circuit. The second path contains magneto-sensitive detectors 3 and 4, which also form a series circuit. From the connection point 12 between the magneto-sensitive detectors 1 and 2, a signal connection leads to an input of a first differential amplifier 5. Its other input is connected with the connection point 13 between the two magneto-sensitive detectors 3 and 4.

Connected to the output of the first differential amplifier 5 are two additional differential amplifiers 8 and 9 which are arranged parallel to each other. A reference voltage U_{ref1} derived from a reference voltage input 6 is fed to the additional input of the

differential amplifier 8. The other input of the differential amplifier 9 is connected with an input 7 to which a reference voltage U_{ref2} is applied.

At the output 10 of the differential amplifier 8, a resulting signal OUT1 can be picked off, which corresponds to an OR logic operation involving the two input signals Sign. 1 and Sign. 2. This resulting signal OUT1 is available electrically isolated from the above mentioned input signals.

At the output 11 of the differential amplifier 9, a resulting signal OUT2 can be picked up, which corresponds to an AND logic operation involving the two input signals Sign. 1 and Sign. 2. This resulting signal OUT2 is also available electrically isolated from the above mentioned input signals.

Underneath the block diagrams shown in Figure 1, signal waveforms of the signals that are presented in the block diagram are presented. The signals Sign. 1 and Sign. 2 to be combined with each other are digital signals. U_{out} designates the voltage between the circuit points 12 and 13 which corresponds to the voltage between the two inputs of the first differential amplifier 5. U_{ref1} and U_{ref2} are the reference voltages which are applied to the inputs 6 and 7 of the illustrated circuit. Finally, OUT1 and OUT2 are the resulting signals that can be picked off from the outputs 10 and 11, and which correspond to the desired OR and AND logic operation on the input signals Sign. 1 and Sign. 2. These resulting signals are available electrically isolated from the input signals.

Figure 2 shows a second exemplary embodiment of the invention. In this exemplary embodiment, the two input signals Sign. 1 and Sign. 2 fed to the illustrated circuit on separate signal lines are combined with each other so that a selection of parts of the signal Sign. 1 is made by means of the signal Sign. 2.

For this purpose, the above mentioned input signals are fed to a transmitter \ddot{U} where, with the use of a conductor loop, they are conducted to the vicinity of respective magneto-sensitive detectors 1 and 3. These detectors are components of a parallel circuit with two paths provided between a power source connection V_{ss} and ground. In the first path are magneto-sensitive detectors 1 and 2 in the form of a series circuit. The second path contains magneto-sensitive detectors 3 and 4 which also form a series circuit. From the connecting point 12 between the magneto-sensitive detectors 1 and 2 a signal connection leads to an input of a first differential amplifier 5. Its other input is

connected with the connecting point 13 between the two magneto-sensitive detectors 3 and 4.

Connected to the output of the first differential amplifier 5 is an additional differential amplifier 14. A reference voltage U_{ref} derived from a reference voltage input 15 is fed to the additional input of this differential amplifier 14.

At the output 16 of the differential amplifier 14, a resulting signal OUT can be picked off which corresponds to segments of the signal Sign. 1 selected by means of the signal Sign. 2. This resulting signal OUT is available electrically isolated from the above mentioned input signals.

Below the block diagram in Figure 2, signal waveforms are shown for the signals that are illustrated in the block diagram. The signals Sign. 1 and Sign. 2 to be combined with each other are each rectangular pulse signals. U_{out} is the voltage applied between the circuit points 12 and 13 and corresponds to the voltage present between the two inputs of the first differential amplifier 5. U_{ref} is the reference voltage connected to the input 15. OUT is the resulting signal that can be picked off at the output 16, and is available electrically isolated from the input signals.

Consequently, in this embodiment a magneto-sensitive electrical isolation is achieved with the release of portions of the input Sign. 1 by the input signal Sign. 2.

Figure 3 shows a third exemplary embodiment of the invention. In this exemplary embodiment, an input signal Sign. 1 is fed to the illustrated circuit via a first signal line, an input signal Sign. 2 is fed to the illustrated circuit via a second signal line, and the input signal Sign. 2 is also fed to the circuit via a third signal line. These input signals are to be combined with one another, so that by means of the signal Sign. 2, parts of the signal Sign. 1 are selected and a chipselect signal is also generated.

For this purpose the above mentioned input signals are fed to a transmitter Ü where, using respective conductor loops, they are brought into the vicinity of respective magneto-sensitive detectors 1, 2 and 3. These detectors are a component of a parallel circuit with two paths provided between a power supply voltage connection VSS and ground. Magneto-sensitive detectors 1 and 2 in the form of a series circuit are located in the first path. The second path contains magneto-sensitive detectors 3 and 4 which also form a series circuit. From the connection point 12 between the magneto-sensitive

detectors 1 and 2 a signal connection leads to an input of a first differential amplifier 5. Its other input is connected with the connection point 13 between the two magneto-sensitive detectors 3 and 4.

Connected to the output of the first differential amplifier 5 are two additional differential amplifiers 17 and 18 that are located parallel to each other. A reference voltage U_{ref1} which is derived from a reference voltage input 19 is fed to the other input of the differential amplifier 17. The other input of the differential amplifier 18 is connected with an input 20 to which a reference voltage U_{ref2} is applied.

The output of the differential amplifier 17 is connected with an input of an additional differential amplifier 21. The output of the differential amplifier 18 is fed to the other input of the differential amplifier 21.

The output signal of the differential amplifier 21 is made available in the form of an OUT resulting signal at the output 22 and corresponds to a portion of the input signal Sign. 1 selected by means of the input signal Sign. 2. The resulting signal OUT is available electrically isolated from the above mentioned input signals.

The output signal of the differential amplifier 18 is fed to an output connection 23 and corresponds to the desired chipselect signal CS. This signal is also available in an electrically isolated manner from the input signals.

In Figure 3, the signal waveforms of the signals that are presented in the block diagram are shown below the block diagram. The top two signal waveforms correspond to the input signals Sign. 1 and Sign. 2. The signal U_{out} applied between the inputs of the first differential amplifier is indicated in the middle of the illustration, as are the reference voltages U_{ref1} and U_{ref2} . The resulting signals OUT and CS made available at the outputs 22 and 23 are shown in the bottom two illustrations.

Figure 4 shows a fourth exemplary embodiment of the invention. In this exemplary embodiment, the three input signals Sign. 1, Sign. 2 and Sign. 3 fed to the illustrated signals are logically combined with one another in the sense of an electrically isolated channel switching operation, so that signals are made available on the output side which are placed either in a channel 1 or in a channel 2 or in a channel 3.

For this purpose, the above mentioned input signals are fed to a transmitter Ü where they are each conducted by means of a conductor loop to the vicinity of

respective magneto-sensitive detectors 1, 2 and 4. These detectors are a component of a parallel circuit with two paths placed between a power supply voltage connection V_{ss} and the ground. In the first path there are magneto-sensitive detectors 1 and 2 in the form of a series circuit. The second path contains magneto-sensitive detectors 3 and 4 which also form a series circuit. From the connection point 12 between the magneto-sensitive detectors 1 and 2 a signal connection leads to an input of the first differential amplifier 5. Its other input is connected to the connection point 13 between the two magneto-sensitive detectors 3 and 4.

Connected to the output of the first differential amplifier 5 are three additional differential amplifiers 24, 25 and 26 which are arranged parallel to one another. A reference voltage U_{ref1} derived from a reference voltage input 27 is fed to the other input of the differential amplifier 24. The other input of the differential amplifier 25 is connected with an input 28, to which a reference voltage U_{ref2} is applied. A reference voltage U_{ref3} derived from a reference voltage input 29 is fed to the other input of the differential amplifier 26.

A resulting signal OUT1 can be picked off at the output 30 of the differential amplifier 24, a resulting signal OUT2 can be picked off at the output of the differential amplifier 25 and a resulting signal OUT3 can be picked off at the output of the differential amplifier 26. The resulting signal OUT1 corresponds to the signals in channel 1, the resulting signal OUT2 to the signals in channel 2 and the resulting signal OUT3 to the signals in channel 3, whereby these signals are each available electrically isolated from the input signals Sign. 1, Sign. 2 and Sign. 3.

Below the block diagram illustrated in Figure 4 are the signal waveforms of the signals illustrated in the block diagram. From the top signal waveform it is apparent that for Sign. 2 = 0 and Sign. 3 = 1, the output signal OUT2 in the channel 2 at the output 31 will be available, that for Sign. 2 = 0 and Sign. 3 = 0, the output signal OUT1 in the channel 1 will be available at the output 30, and that for Sign. 2 = 1 and Sign. 3 = 0, the output signal OUT3 in channel 3 will be available at the output 32. The above mentioned output signals thereby each correspond to the electrically isolated input signals Sign. 1, which is forwarded by the selection of pre-determined values of Sign. 2 and Sign. 3 to the respective channel.

From the exemplary embodiments explained above, it is apparent that logic operations can be realized by an actuation of the respective desired signal combination and a switching of magneto-sensitive elements, for example giant magnetic resistance (GMR) bridges and a suitable evaluation circuitry, whereby the respective output signals are made available in electrically isolated form. These logic operations can always be realized easily and economically, if technologies of a similar type are already being used anyway in the existing circuit.

Claims

1. Method for the logic combination of signals with the following steps:
 - a) the signals to be combined with each other are fed on separate signal lines to a transmitter that has magneto-sensitive coupling elements, whereby each coupling element has a magneto-sensitive detector;
 - b) the signals to be combined with each other are each transmitted in an electrically isolated manner in the transmitter and are each detected by the magneto-sensitive detector of the coupling element;
 - c) the signals derived from the magneto-sensitive detectors of the coupling elements are fed to an evaluation unit, where they are evaluated;
 - d) resulting signals are made available at the output or the outputs of the evaluation unit.
2. Method as claimed in Claim 1, characterized by the fact that signals derived from the magneto-sensitive detectors of the coupling elements are fed to the inputs of a first differential amplifier and the determination of the resulting signal is made by evaluating the output signal of the first differential amplifier using at least one additional differential amplifier connected to the output of the first differential amplifier.
3. Method as claimed in Claim 2, characterized by the fact that in addition to the output signal of the first differential amplifier, a reference voltage signal is fed to the additional differential amplifier.
4. Device for the logic combination of signals, characterized by the fact that it has a transmitter (Ü) that has at least two magneto-sensitive coupling elements; the coupling elements each have a respective conductor loop on the input side and each a respective magneto-sensitive detector (1, 2, 3, 4) on the output side, the compound elements each have an input for a signal to be combined, an evaluation unit (5-9; 5, 14, 15; 5, 17-21; 5, 24-29) is connected to the outputs of the magneto-sensitive detectors, and

the evaluation unit has one or more output connections (10, 11; 16; 22, 23; 30-32) at which resulting signals can be picked off.

5. Device as claimed in Claim 4, characterized by the fact that the transmitter (Ü) has, on the output side, a parallel connection of two magneto-sensitive detectors (1, 2, 3, 4) connected in series, that from the connecting point (12, 13) between the two magneto-sensitive detectors connected in series, a signal line leads to an input connection of a first differential amplifier (5), and that the output of the first differential amplifier (5) is connected with a first input of an additional differential amplifier, the second input of which is connected to a reference voltage source.

6. Device as claimed in Claim 5, characterized by the fact that connected to the output of the first differential amplifier is a parallel connection of a plurality of additional differential amplifiers (8, 9; 17, 18; 24-26), the respective second input of which is connected to a respective reference voltage source.

4 pages of drawings



⑯ BUNDESREPUBLIK
DEUTSCHLAND



DEUTSCHES
PATENT- UND
MARKENAMT

⑯ **Patentschrift**
⑯ **DE 199 22 129 C 1**

⑯ Int. Cl.⁷:
H 03 K 19/18

DE 199 22 129 C 1

⑯ Aktenzeichen: 199 22 129.4-31
⑯ Anmeldetag: 12. 5. 1999
⑯ Offenlegungstag: -
⑯ Veröffentlichungstag
der Patenterteilung: 28. 9. 2000

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhoben werden


⑯ Patentinhaber:
Siemens AG, 80333 München, DE

⑯ Erfinder:
Munz, Dieter, Dipl.-Ing. (FH), 91315 Höchstadt, DE;
Günther, Harald, Dipl.-Ing., 90537 Feucht, DE;
Staudt, Michael, Dipl.-Ing. (FH), 90469 Nürnberg,
DE

⑯ Für die Beurteilung der Patentfähigkeit in Betracht
gezogene Druckschriften:
DE 197 18 420 A1
DE-OS 20 02 693
US 54 42 303

⑯ Verfahren und Vorrichtung zur logischen Verknüpfung von Signalen auf magnetischer Basis

⑯ Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur logischen Verknüpfung von Signalen. Die miteinander zu verknüpfenden Signale werden auf getrennten Signalleitungen einem magnetosensitiven Koppelemente aufweisenden Übertrager zugeführt. Dort werden sie potentialfrei übertragen und von einem magnetosensitiven Detektor des jeweiligen Koppelementes detektiert. Mit den magnetosensitiven Detektoren ist eine Auswerteeinheit verbunden, an deren Ausgang oder Ausgängen die gewünschten Ergebnissignale in potentialgetrennter Form zur Verfügung stehen.



DE 199 22 129 C 1

Beschreibung

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur logischen Verknüpfung von Signalen.

Zur Realisierung logischer Verknüpfungen von Signalen werden in der Regel Halbleiterbauelemente verwendet, die in Form von integrierten Schaltungen hergestellt sind. In dem vom Springer Verlag 1990 herausgegebenen Buch "Halbleiter-Schaltungstechnik" von U. Tietze und Ch. Schenk, 9. Auflage, sind eine Vielzahl derartiger Halbleiterbauelemente beschrieben. Beispielsweise können unter Verwendung von Halbleiterbauelementen UND-Verknüpfungen, ODER-Verknüpfungen, Multiplexer, Demultiplexer und andere logische Verknüpfungen realisiert werden.

Weiterhin ist aus der DE-197 18 420 A1 bereits eine integrierte Datenübertragungsschaltung mit Potentialtrennung zwischen Ein- und Ausgangsschaltkreis bekannt. Dicse weist ein integriertes, magnetosensitives Koppelement auf, unter dessen Verwendung die dem Eingangsschaltkreis zugesührten binären Eingangssignale in den Ausgangsschaltkreis übertragen und an dessen Ausgang in binärer Form zur Verfügung gestellt werden. Mittels des magnetosensitiven Koppelementes wird ein im Bereich einer Leiterschaltung erzeugtes, sich in Abhängigkeit vom Eingangssignal änderndes Magnetfeld detektiert und in Form der genannten binären Signale weitergeleitet. Das magnetosensitive Koppelement kann in Form eines Hallgenerators, eines anisotropen, magnetoresistiven Bauelementes (AMR), eines giant magnetosensitiven Bauelementes (GMR) oder eines tunnel magnetosensitiven Bauelementes (TMR) realisiert sein.

Ausgehend von diesem Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein neues Verfahren und eine neue Vorrichtung zur logischen Verknüpfung von Signalen bereitzustellen.

Diese Aufgabe wird durch ein Verfahren mit den im Anspruch 1 angegebenen Merkmalen bzw. eine Vorrichtung mit den im Anspruch 4 angegebenen Merkmalen gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Die Vorteile der Erfindung bestehen insbesondere darin, daß sie in Anwendungsfällen, bei denen ohnehin eine galvanische Trennung unter Verwendung von magnetosensitiven Bauelementen durchgeführt wird, mit geringem Aufwand realisierbar ist. Derartige Anwendungsfälle liegen beispielsweise in der Sensortechnik vor, bei der mittels eines Sensorlementes aufgenommene Signale potentialfrei übertragen werden müssen, um eine Potentialtrennung zu erreichen. Derartige Anwendungsfälle liegen auch dann vor, wenn in einer digitalen Schaltung zur Signalsicherung sogenannte MRAM's verwendet werden. Bei diesen Speichern handelt es sich um magnetische Speicher, die ihren Speicherzustand halten, so daß kein Refresh-Vorgang notwendig ist.

Weitere vorteilhafte Eigenschaften der Erfindung ergeben sich aus der Erläuterung von Ausführungsbeispielen anhand der Figuren. Es zeigt:

Fig. 1 ein erstes Ausführungsbeispiel für die Erfindung,
Fig. 2 ein zweites Ausführungsbeispiel für die Erfindung,

Fig. 3 ein drittes Ausführungsbeispiel für die Erfindung, und

Fig. 4 ein viertes Ausführungsbeispiel für die Erfindung.

Die Fig. 1 zeigt ein erstes Ausführungsbeispiel für die Erfindung. Gemäß diesem Ausführungsbeispiel sollen die beiden der gezeigten Schaltung auf getrennten Signalleitungen zugeführten Eingangssignale Sign.1 und Sign.2 im Sinne einer UND-Verknüpfung und einer ODER-Verknüpfung miteinander verknüpft werden.

Zu diesem Zweck werden die genannten Eingangssignale

einem Übertrager U zugeführt und dort unter Verwendung jeweils einer Leiterschleife in die Nähe jeweils eines magnetosensitiven Detektors 1 bzw. 4 gebracht. Diese Detektoren sind Bestandteil einer zwischen einem Versorgungs-

spannungsanschluß V_{SS} und Masse vorgesehenen Parallelschaltung mit zwei Pfaden. Im ersten Pfad sind magnetosensitive Detektoren 1 und 2 in Form einer Reihenschaltung angeordnet. Der zweite Pfad enthält magnetosensitive Detektoren 3 und 4, die ebenfalls eine Reihenschaltung bilden. Vom Verbindungspunkt 12 zwischen den magnetosensitiven Detektoren 1 und 2 führt eine Signalverbindung zu einem Eingang eines ersten Differenzverstärkers 5. Dessen anderer Eingang ist mit dem Verbindungspunkt 13 zwischen den beiden magnetosensitiven Detektoren 3 und 4 verbunden.

An den Ausgang des ersten Differenzverstärkers 5 sind zwei weitere, parallel zueinander angeordnete Differenzverstärker 8 und 9 angeschlossen. Dem weiteren Eingang des Differenzverstärkers 8 ist eine von einem Referenzspannungseingang 6 abgeleitete Referenzspannung U_{ref1} zugeführt. Der weitere Eingang des Differenzverstärkers 9 ist mit einem Eingang 7 verbunden, an welchem eine Referenzspannung U_{ref2} anliegt.

Am Ausgang 10 des Differenzverstärkers 8 ist ein Ergebnissignal OUT1 abgreifbar, welches einer ODER-Verknüpfung der beiden Eingangssignale Sign.1 und Sign.2 entspricht. Dieses Ergebnissignal OUT1 steht potentialgetrennt von den genannten Eingangssignalen zur Verfügung.

Am Ausgang 11 des Differenzverstärkers 9 ist ein Ergebnissignal OUT2 abgreifbar, welches einer UND-Verknüpfung der beiden Eingangssignale Sign.1 und Sign.2 entspricht. Auch dieses Ergebnissignal OUT2 steht potentialgetrennt von den genannten Eingangssignalen zur Verfügung.

Unterhalb des in der Fig. 1 dargestellten Blockschaltbildes sind Signalverläufe von im Blockschaltbild auftretenden Signalen gezeigt. Bei den miteinander zu verknüpfenden Signalen Sign.1 und Sign.2 handelt es sich um die zu verknüpfenden digitalen Signale. Mit U_{out} ist die zwischen den Schaltungspunkten 12 und 13 anliegende Spannung bezeichnet, die der zwischen den beiden Eingängen des ersten Differenzverstärkers 5 vorliegenden Spannung entspricht. Bei U_{ref1} und U_{ref2} handelt es sich um die Referenzspannungen, die an den Eingängen 6 und 7 der gezeigten Schaltung anliegen. Mit OUT1 und OUT2 sind schließlich die an den Ausgängen 10 und 11 abgreifbaren Ergebnissignale bezeichnet, die der gewünschten ODER- bzw. UND-Verknüpfung der Eingangssignale Sign.1 und Sign.2 entsprechen. Diese Ergebnissignale stehen potentialgetrennt von den Eingangssignalen zur Verfügung.

Die Fig. 2 zeigt ein zweites Ausführungsbeispiel für die Erfindung. Gemäß diesem Ausführungsbeispiel sollen die beiden der gezeigten Schaltung auf getrennten Signalleitungen zugeführten Eingangssignale Sign.1 und Sign.2 darunter miteinander verknüpft werden, daß mittels des Signals Sign.2 eine Selektion von Teilen des Signals Sign.1 erfolgt.

Zu diesem Zweck werden die genannten Eingangssignale einem Übertrager U zugeführt und dort jeweils unter Verwendung einer Leiterschleife in die Nähe jeweils eines magnetosensitiven Detektors 1 bzw. 3 gebracht. Diese Detektoren sind Bestandteil einer zwischen einem Versorgungsanschluß V_{SS} und Masse vorgesehenen Parallelschaltung mit zwei Pfaden. Im ersten Pfad sind magnetosensitive Detektoren 1 und 2 in Form einer Reihenschaltung angeordnet. Der zweite Pfad enthält magnetosensitive Detektoren 3 und 4, die ebenfalls eine Reihenschaltung bilden. Vom Verbindungspunkt 12 zwischen den magnetosensitiven Detektoren 1 und 2 führt eine Signalverbindung zu einem Eingang eines ersten Differenzverstärkers 5. Dessen anderer Eingang

ist mit dem Verbindungspunkt 13 zwischen den beiden magnetosensitiven Detektoren 3 und 4 verbunden.

An den Ausgang des ersten Differenzverstärkers 5 ist ein weiterer Differenzverstärker 14 angeschlossen. Dem weiteren Eingang dieses Differenzverstärkers 14 ist eine von einem Referenzspannungseingang 15 abgeleitete Referenzspannung U_{ref} zugeführt.

Am Ausgang 16 des Differenzverstärkers 14 ist ein Ergebnissignal OUT abgreifbar, das mittels des Signals Sign.2 selektierten Abschnitten des Signals Sign.1 entspricht. Dieses Ergebnissignal OUT steht potentialgetrennt von den genannten Eingangssignalen zur Verfügung.

Unterhalb des in der Fig. 2 dargestellten Blockschaltbildes sind Signalverläufe vom im Blockschaltbild auftretenden Signalen gezeigt. Bei den miteinander zu verknüpfenden Signalen Sign.1 und Sign.2 handelt es sich jeweils um Rcchtccksignde. Mit U_{out} ist die zwischen den Schaltungspunkten 12 und 13 anliegende Spannung bezeichnet, die der zwischen den beiden Eingängen des ersten Differenzverstärkers 5 vorliegende Spannung entspricht. U_{ref} ist die am Eingang 15 anliegende Referenzspannung. Mit OUT ist das am Ausgang 16 abgreifbare Ergebnissignal bezeichnet, welches potentialgetrennt von den Eingangssignalen zur Verfügung steht.

Bei diesem Ausführungsbeispiel wird folglich eine galvanische magnetosensitive Potentialtrennung mit Freigabe von Teilen des Eingangssignals Sign.1 durch das Eingangssignal Sign.2 erreicht.

Die Fig. 3 zeigt ein drittes Ausführungsbeispiel für die Erfindung. Gemäß diesem Ausführungsbeispiel werden der gezeigten Schaltung auf einer ersten Signalleitung ein Eingangssignal Sign.1, auf einer zweiten Signalleitung ein Eingangssignal Sign.2 und auf einer dritten Signalleitung ebenfalls das Eingangssignal Sign.2 zugeführt. Diese Eingangssignale sollen derart miteinander verknüpft werden, daß mittels des Signals Sign.2 Teile des Signals Sign.1 selektiert und weiterhin ein Chipselect-Signal erzeugt wird.

Zu diesem Zweck werden die genannten Eingangssignale einem Übertrager \tilde{U} zugeführt und dort unter Verwendung jeweils einer Leiterschleife in die Nähe jeweils eines magnetosensitiven Detektors 1, 2 bzw. 3 gebracht. Diese Detektoren sind Bestandteil einer zwischen einem Versorgungsspannungsanschluß V_{ss} und Masse vorgesehenen Parallelschaltung mit zwei Pfaden. Im ersten Pfad sind magnetosensitive Detektoren 1 und 2 in Form einer Reihenschaltung angeordnet. Der zweite Pfad enthält magnetosensitive Detektoren 3 und 4, die ebenfalls eine Reihenschaltung bilden. Vom Verbindungspunkt 12 zwischen den magnetosensitiven Detektoren 1 und 2 führt eine Signalverbindung zu einem Eingang eines ersten Differenzverstärkers 5. Dessen anderer Eingang ist mit dem Verbindungspunkt 13 zwischen den beiden magnetosensitiven Detektoren 3 und 4 verbunden.

An den Ausgang des ersten Differenzverstärkers 5 sind zwei weitere, parallel zueinander angeordnete Differenzverstärker 17 und 18 angeschlossen. Dem weiteren Eingang des Differenzverstärkers 17 ist eine von einem Referenzspannungseingang 19 abgeleitete Referenzspannung U_{ref1} zugeführt. Der weitere Eingang des Differenzverstärkers 18 ist mit einem Eingang 20 verbunden, an welchem eine Referenzspannung U_{ref2} anliegt.

Der Ausgang des ersten Differenzverstärkers 17 ist mit einem Eingang eines weiteren Differenzverstärkers 21 verbunden. Dem anderen Eingang des Differenzverstärkers 21 wird das Ausgangssignal des Differenzverstärkers 18 zugeführt.

Das Ausgangssignal des Differenzverstärkers 21 wird als Ergebnissignal OUT am Ausgang 22 zur Verfügung gestellt und entspricht einem mittels des Eingangssignals Sign.2 selektierten Anteil des Eingangssignals Sign.1. Das Ergebnis-

signal OUT steht potentialgetrennt von den genannten Eingangssignalen zur Verfügung.

Das Ausgangssignal des Differenzverstärkers 18 wird einem Ausgangsanschluß 23 zugeführt und entspricht dem gewünschten Chipselect-Signal CS. Auch dieses steht am Ausgang 23 potentialgetrennt von den Eingangssignalen zur Verfügung.

Unterhalb des in Fig. 3 dargestellten Blockschaltbildes sind Signalverläufe von im Blockschaltbild auftretenden Signalen gezeigt. Die oberen beiden Signalverläufe entsprechen den Eingangssignalen Sign.1 und Sign.2. Das zwischen den Eingängen des ersten Differenzverstärkers 5 anliegende Signal U_{out} ist ebenso wie die Referenzspannungen U_{ref1} und U_{ref2} in der mittleren Darstellung angegeben. Die an den Ausgängen 22 und 23 zur Verfügung gestellten Ergebnissignale OUT und CS sind den beiden unteren Darstellungen entnehmbar.

Die Fig. 4 zeigt ein vierter Ausführungsbeispiel für die Erfindung. Gemäß diesem Ausführungsbeispiel sollen die drei der gezeigten Schaltung zugeführten Eingangssignale Sign.1, Sign.2 und Sign.3 im Sinne einer potentialgetrennten Kanalumschaltung logisch miteinander verknüpft werden, so daß ausgangsseitig Signale zur Verfügung gestellt werden, die entweder in einem Kanal 1 oder in einem Kanal 2 oder in einem Kanal 3 gelegen sind.

Zu diesem Zweck werden die genannten Eingangssignale einem Übertrager \tilde{U} zugeführt und dort unter Verwendung jeweils einer Leiterschleife in die Nähe jeweils eines magnetosensitiven Detektors 1, 2 bzw. 4 gebracht. Diese Detektoren sind Bestandteil einer zwischen einem Versorgungsspannungsanschluß V_{ss} und Masse vorgesehenen Parallelschaltung mit zwei Pfaden. Im ersten Pfad sind magnetosensitive Detektoren 1 und 2 in Form einer Reihenschaltung angeordnet. Der zweite Pfad enthält magnetosensitive Detektoren 3 und 4, die ebenfalls eine Reihenschaltung bilden. Vom Verbindungspunkt 12 zwischen den magnetosensitiven Detektoren 1 und 2 führt eine Signalverbindung zu einem Eingang eines ersten Differenzverstärkers 5. Dessen anderer Eingang ist mit dem Verbindungspunkt 13 zwischen den beiden magnetosensitiven Detektoren 3 und 4 verbunden.

An den Ausgang des ersten Differenzverstärkers 5 sind drei weitere, parallel zueinander angeordnete Differenzverstärker 24, 25 und 26 angeschlossen. Dem weiteren Eingang des Differenzverstärkers 24 ist eine von einem Referenzspannungseingang 27 abgeleitete Referenzspannung U_{ref1} zugeführt. Der weitere Eingang des Differenzverstärkers 25 ist mit einem Eingang 28 verbunden, an welchem eine Referenzspannung U_{ref2} anliegt. Dem weiteren Eingang des Differenzverstärkers 26 ist eine von einem Referenzspannungseingang 29 abgeleitete Referenzspannung U_{ref3} zugeführt.

Am Ausgang 30 des Differenzverstärkers 24 ist ein Ergebnissignal OUT1, am Ausgang des Differenzverstärkers 25 ein Ergebnissignal OUT2 und am Ausgang des Differenzverstärkers 26 ein Ergebnissignal OUT3 abgreifbar. Das Ergebnissignal OUT1 entspricht den Signalen im Kanal 1, das Ergebnissignal OUT2 den Signalen im Kanal 2 und das Ergebnissignal OUT3 den Signalen im Kanal 3, wobei diese Signale jeweils potentialgetrennt von den Eingangssignalen Sign.1, Sign.2 und Sign.3 vorliegen.

Unterhalb des in der Fig. 4 dargestellten Blockschaltbildes sind Signalverläufe von im Blockschaltbild auftretenden Signalen aufgezeigt. Aus dem oberen Signalverlauf ist ersichtlich, daß für Sign.2 = 0 und Sign.3 = 1 das Ausgangssignal OUT2 im Kanal 2 am Ausgang 31 zur Verfügung gestellt wird, daß für Sign.2 = 0 und Sign.3 = 0 das Ausgangssignal OUT1 im Kanal 1 am Ausgang 30 zur Verfügung gestellt wird und daß für Sign.2 = 1 und Sign.3 = 0 das Aus-

gangssignal OUT3 im Kanal 3 am Ausgang 32 zur Verfügung gestellt wird. Dabei entsprechen die genannten Ausgangssignale jeweils dem potentialgetrennten Eingangssignal Sign.1, welches durch die Wahl vorbestimmter Werte von Sign.2 und Sign.3 an den jeweiligen Kanal weitergeleitet wird.

Aus den obigen Ausführungsbeispielen geht hervor, daß durch eine von der jeweils gewünschten Signalverknüpfung abhängige Ansteuerung und Verschaltung von magnetosensitiven Elementen, beispielsweise giant magnetic resistance-Brücken (GMR) und einer geeigneten Auswerteschaltung logische Verknüpfungen realisiert werden können, wobei die jeweiligen Ausgangssignale potentialgetrennt zur Verfügung stehen. Diese Verknüpfungen können stets dann mit geringem Aufwand realisiert werden, wenn ohnehin in der vorliegenden Schaltung artgleiche Technologien verwendet werden.

Patentansprüche

5

10

15

20

1. Verfahren zur logischen Verknüpfung von Signalen mit folgenden Verfahrensschritten:

- a) die miteinander zu verknüpfenden Signale werden auf getrennten Signalleitungen einem magnetosensitiven Koppelemente aufweisenden Übertrager zugeführt, wobei jedes Koppelement einen magnetosensitiven Detektor aufweist;
- b) die miteinander zu verknüpfenden Signale werden im Übertrager jeweils potentialfrei übertragen und jeweils vom magnetosensitiven Detektor des Koppelementes detektiert;
- c) die von den magnetosensitiven Detektoren der Koppelemente abgeleiteten Signale werden einer Auswerteeinheit zugeführt und dort ausgewertet;
- d) an dem Ausgang oder den Ausgängen der Auswerteeinheit werden Ergebnissignale zur Verfügung gestellt.

25

30

35

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß von den magnetosensitiven Detektoren der Koppelemente abgeleitete Signale den Eingängen eines ersten Differenzverstärkers zugeführt werden und die Ermittlung der Ergebnissignale durch Auswertung des Ausgangssignals des ersten Differenzverstärkers unter Verwendung mindestens eines an den Ausgang des ersten Differenzverstärkers angeschlossenen weiteren Differenzverstärkers erfolgt.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß dem weiteren Differenzverstärker neben dem Ausgangssignal des ersten Differenzverstärkers ein Referenzspannungssignal zugeführt wird.

4. Vorrichtung zur logischen Verknüpfung von Signalen dadurch gekennzeichnet, dass sic einen mindestens zwei magnetosensitive Koppelemente aufweisenden Übertrager (Ü) aufweist;

die Koppelemente eingangsseitig jeweils eine Leiterschleife und ausgangsseitig jeweils einen magnetosensitiven Detektor (1, 2, 3, 4) aufweisen,

die Koppelemente jeweils einen Eingang für eines der zu verknüpfenden Signale aufweisen,

an die Ausgänge der magnetosensitiven Detektoren eine Auswerteeinheit (5-9; 5, 14, 15; 5, 17-21; 5, 24-29) angeschlossen ist, und

die Auswerteeinheit einen oder mehrere Ausgangsanschlüsse (10, 11; 16; 22, 23; 30-32) aufweist, an denen Ergebnissignale abgreifbar sind.

5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Übertrager (Ü) ausgangsseitig eine

Parallelschaltung jeweils zweier in Reihe geschalteter magnetosensitiver Detektoren (1, 2, 3, 4) aufweist, daß jeweils vom Verbindungsplatz (12, 13) zwischen den beiden in Reihe geschalteten magnetosensitiven Detektoren eine Signalleitung an einen Eingangsanschluß eines ersten Differenzverstärkers (5) geführt ist, und daß der Ausgang des ersten Differenzverstärkers (5) mit einem ersten Eingang eines weiteren Differenzverstärkers verbunden ist, dessen zweiter Eingang an eine Referenzspannungsquelle angeschlossen ist.

6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß an den Ausgang des ersten Differenzverstärkers eine Parallelschaltung mehrerer weiterer Differenzverstärker (8; 9; 17; 18; 24-26) angeschlossen ist, deren jeweiliger zweiter Eingang jeweils an eine Referenzspannungsquelle angeschlossen ist.

Hierzu 4 Seite(n) Zeichnungen





FIG 2






FIG 4

